Le processeur

Le processeur exécute des codes binaires en permanence tant qu'aucun évènement physique vient perturber ce fonctionnement

Au démarrage, il exécute l'instruction à une adresse précise dans la mémoire de programme qui est, généralement, 0. Cette première instruction est une instruction de branchement ou saut à la première adresse du programme qui se fait en chargeant l'adresse dans le compteur de programme (CP).

Cela permet au processeur de se déplacer dans la mémoire de programme pour charger et décoder la première instruction.

Cette instruction est décodée, et en fonction du résultat du décodage, soit d'autres données sont chargées depuis la mémoire pour effectuer le traitement complet ou bien le processeur incrémente la valeur du compteur de programme pour aller chercher la nouvelle instruction en mémoire.

Le processeur exécute ce cycle en permanence.

Décalage logique

Il permet de réaliser une division par 2 pour des entiers non signés.

Décalage arithmétique

Il permet de réaliser une division par 2 pour des entiers signés en conservant le bit de signe (bit de poids fort).

Rotation

Décalage logique

Il permet de réaliser une division par 2 pour des entiers non signés.

Décalage arithmétique

Il permet de réaliser une division par 2 pour des entiers signés. Ce décalage est identique au décalage logique. Sur certains processeurs, ce décalage et le précédent ne font qu'un.

Rotation

On applique la multiplication binaire de deux nombres A et B non signés exprimés sur n bits en utilisant la formule : $A={\displaystyle \sum _{i=0}^{n-1}}{a}_i{2}^i$ et $B={\displaystyle \sum _{j=0}^{n-1}}{b}_j{2}^j$

Le produit P donne :

Exemple avec n = 4

On applique la multiplication binaire de deux nombres A et B signés exprimés sur n bits en utilisant la formule : $A=-a_{n-1}{2}^{n-1}+{\displaystyle \sum _{i=0}^{n-2}}{a}_i{2}^i$ et $B=-b_{n-1}{2}^{n-1}+{\displaystyle \sum _{j=0}^{n-2}}{b}_j{2}^j$

Le produit P donne :

Exemple avec n = 4

Exemple avec n = 4 en utilisant l'extension de signe

Architecture Von Neumann (1946)

RA : registre d’adresses, RI : registre d’instruction, CP : compteur de programme.

Les mémoires de données et d'instruction se partagent le même bus.

Architecture Harvard (1940)

Les bus des mémoires de données et d'instructions sont physiquement séparées.

Exemple de traitement :

• A : stockage d'une donnée dans un registre
• B : Calcul du produit de la 2ème donnée avec le contenu du registre
• C : Accumulation avec le résultat précédent
• D : passage au calcul suivant

Dans une architecture Harvard le fait que les bus de programmes et bus de données soient séparés permettent aux processeur de charger l'instruction suivante pendant qu'il traite la donnée de l'instruction courante.

CISC (Complex Instruction Set Computer)
Le jeu d'instructions est important car chaque instruction peut accéder aux données en mémoire. Ce qui complexifie le codage des instructions.

Le décodage des instructions dépend du mode d'accès à la mémoire, ce qui fait que chaque instruction nécessite un plus grand nombre de cycles d’horloge.

RISC (Reduced Instruction Set Computer)
Le jeu d'instructions est en nombre réduit. Ce la concerne les méthodes d'accès aux données en mémoire. Dans ce type d'architecture, il existe deux instructions qui permettent d'accéder à la mémoire. Les autres instructions utilisent uniquement les registres internes. Dans ce type d'architecture, il y a généralement beaucoup de registres internes.

Ce jeu réduit facilite le codage des instructions et améliore la rapidité du processeur. Toutes les instructions utilisent le même nombre de cycles d'horloge.

• Calcul et technologies
• Un peu de géométrie
• Plus de mathématiques
• Jeux mathématiques
• Systèmes informatiques
• Réseaux et télécommunications